Consult our trainings :
> formation Technologies numériques > formation Robotique, systèmes embarqués, IoT > formation Robotique, objets connectés, IoT > formation VHDL, conception pour cible FPGA
VHDL, conception pour cible FPGA Training
Stage pratique
- Program
- Participants / Prerequisite
- Intra/Tailored
Program
Cette formation vous permettra d'acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA. Vous pourrez découvrir ce langage et développer votre premier projet VHDL.
Objectifs pédagogiques
- Appréhender le langage VHDL et ses multiples possibilités
- Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
- Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
- Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple
Travaux pratiques
Visualiser à travers différents exemples les concepts du VHDL et dérouler un design flow de l'écriture de code aux placements routage.
PROGRAMME
DE FORMATION
Qu'est-ce que le VHDL ?
- Signification de l'acronyme et caractéristiques du VHDL.
- Historique du langage et domaines d'applications.
- Domaines d'applications et description d'un système.
- Avantages/inconvénients du langage.
- Les autres langages HDL.
- Comparaison VHDL/Verilog.
VHDL dans le flot de conception
- Etapes de conception d'un circuit.
- Un langage commun : le VHDL.
- Simulation fonctionnelle.
- Du langage au circuit : la synthèse.
- Portabilité multifondeur.
- Du circuit au langage : la rétroannotation.
Hiérarchie et fonctionnalité
- Deux visions complémentaires.
- Exemple de construction hiérarchique d'un additionneur.
Les bases du langage
- Structure d'un fichier VHDL.
- Instructions concurrentes.
- Instructions séquentielles.
- Mémento : exemple de codage combinatoire et séquentiel.
- Sous-programmes : fonctions et procédures.
- Erreurs fréquentes et structure d'un test bench.
Travaux pratiques
Utilisation de l'élément additionneur 4 bits (décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs).
Comment décrire le circuit ?
- Unité de conception : entité, architecture.
- Les 3 niveaux de descriptions (comportemental, flot de données, structurel).
- Les opérateurs combinatoires et séquentiels.
- Les conversions de type.
- Décrire des machines d‘états synchrones.
- Décrire des architectures et structurer le circuit.
Travaux pratiques
Codage et simulation : additionneur 4 bits, décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs.
Comment tester son fonctionnement ?
- Structure du banc de test.
- Tests unitaires et test global.
Travaux pratiques
Codage et simulation d'une application.
Participants / Prerequisite
» Participants
Ingénieurs et techniciens souhaitant acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.
» Prerequisite
Aucune connaissance particulière.
Intra/Tailored
Book your place
Click on a session for reserving.
Time schedule
Generally, courses take place from 9:00 to 12:30 and from 14:00 to 17:30.
However, on the first day attendees are welcomed from 8:45, and there is a presentation of the session between 9:15 and 9:30.
The course itself begins at 9:30. For the 4- or 5-day hands-on courses, the sessions finish at 15:30 on the last day
